全部
  • 全部
  • 解决方案
  • 技术问答
  • 视频中心
  • 知识分享
  • 技术资讯
  • SEED产品
400-048-1230
订阅
  • 首页
  • 解决方案
  • 技术问答
  • 视频中心
  • 知识分享
  • 技术资讯
  • SEED产品
【系列连载2】LegUp: Software IDE for Programming Microchip FPGAs
来源:Arrow 发布:2021/05/17 浏览量:1230

为了使Microchip FPGA硬件设计的效率更高、验证更容易、上市时间更快,LegUp(HLS工具提供商,2020年被Microchip Technology收购)提供了一个集成开发环境,

 

相比软件,硬件可以提供更好的性能和能源效率。但是现实中,硬件设计往往比一般的软件设计困难很多。

图片1.png

 

为了使Microchip FPGA硬件设计的效率更高、验证更容易、上市时间更快,LegUp(HLS工具提供商,2020年被Microchip Technology收购)提供了一个集成开发环境,将FPGA设计从传统的硬件描述语言抽象为C/C++软件,允许硬件设计师用C/C++编程实现Microchip FPGA设计,免去了工程师面对Verilog/VHDL硬件设计的痛苦。LegUp的核心技术为软件开发人员提供了一个编程模型,在以Microchip FPGA为目标的同时,实现更高的代码生产率10倍效率。LegUp为下一代低延迟处理提供了任意精度和浮点库。应用包括嵌入式电机控制器,实时图像和视频处理,数字信号处理和机器学习。

 

LegUp high-level synthesis (HLS) Compiler是一个基于Eclipse的集成开发环境,工程师可以输入C/C++软件代码,输出一个SmartDesign IP组件(Verilog HDL),然后可以在Microchip Libero SoC中实例化这个输出的函数,并在FPGA系统中调用。

 

在LegUp HLS环境中,工程师用C++实现他们的设计,并通过软件测试来验证功能。然后,LegUp将C++程序编译为功能等价的Verilog硬件模块。LegUp可以与Modelsim运行联合仿真,以便验证硬件功能与软件匹配。LegUp可以生成硬件IP核,这些IP核可以通过SmartDesign集成到更大的FPGA设计工程系统中。LegUp目前可以直接支持Microchip的PolarFire FPGA。LegUp可以直接调用Microchip Libero的Synthesis工具,综合已生成的Verilog以确定FPGA的面积和FMax。

图片2.png

 

对于FPGA开发工程师而言,相比使用RTL编写硬件描述语言,使用LegUp HLS C++开发大大降低了设计工作量。因为高级软件代码更简洁,同样的功能描述,C++所需的软件代码行数比RTL少5-10倍。软件的简洁性和可读性也意味着FPGA设计中的bug更少。通过使用LegUp HLS,工程师将惊喜地发现FPGA设计时间减少2-5倍。

图片3.png

 

目前,Microchip正在实行一个早期介入计划 (Early Access Program,EAP)。这个计划旨在使工程师能够评估测试版的LegUp HLS软件,并为Microchip提供有价值的反馈。如果您希望参加EAP,请联系我们。

 

Microchip FPGA
请使用浏览器分享功能 请点击右上角,进行分享